光通信研究

2019, No.216(06) 21-26+34

[打印本页] [关闭]
本期目录(Current Issue) | 过刊浏览(Past Issue) | 高级检索(Advanced Search)

一种100 Gbit/s/400 Gbit/s光网络低时延FEC编译码的FPGA实现
An Implementation of Low Latency FEC Encoding and Decoding for 100 Gbit/s/400 Gbit/s Optical Network based on FPGA

施泓昊;吕建新;

摘要(Abstract):

在超100 Gbit/s光网络中,由于光信噪比恶化导致了误码严重等问题,因此在光网络中普遍使用前向纠错编码。传统的编码器时延大,不能满足目前高速光网络的需求,且与高速编码器相关的研究也非常少;译码器的研究大多集中在关键方程求解算法,针对降低时延方法的研究也较少。文章针对目前光网络中广泛使用的KP4前向纠错编码,即里德-所罗门(RS)(544,514)码,提出了递推并行的编、译码结构,并通过现场可编程门阵列实现,编码器吞吐量超过17 Gbit/s,延时<0.3μs,译码器吞吐量约为66 Gbit/s,延时约为0.17μs。

关键词(KeyWords): 超100 Gbit/s光网络;KP4前向纠错编码;低时延;里德-所罗门并行编码;里德-所罗门并行译码

Abstract:

Keywords:

基金项目(Foundation):

作者(Author): 施泓昊;吕建新;

Email:

参考文献(References):

扩展功能
本文信息
服务与反馈
本文关键词相关文章
本文作者相关文章
中国知网
分享